完整性（Signal Integrity，SI）是指电路系统中信号的质量，如果在要求的时间内，信号能不失真地从源端传输到接收端，我们就称该信号是完整的。它是现代的快速的提升，我们面临着慢慢的变多的挑战，如信号失真、干扰和衰减等问题。因此，了解和掌握信号完整性的原理和方法变得尤为重要。

  于博士是信号完整性领域的权威专家，最近正在学习他的视频课程，该课程提供了丰富的理论知识和仿真数据，使我们也可以进一步探索信号完整性的基本概念以及信号在传输过程中的每一个细节。本文属于边看边记录形成的学习笔记，内容可能还不太全面，希望能给正在研究SI的你提供一些帮助。

  当信号从源端传输到接收端时，往往会受到多种因素的影响而发生畸变，如下图所示。这些影响因素包括但不限于干扰、信号反射和传输损耗等。干扰可能来自外部环境或其他电子设备，导致信号出现“毛刺”；信号在传输过程中遇到阻抗不连续或不均匀介质时，有几率发生反射现象，进而影响信号的完整性；此外，信号在传输过程中还会因为电缆、光纤等介质的特性而发生一定的损耗，使得接收端接收到的信号与源端发出的信号存在差异。

  本文主要是针对信号反射这一现象，进行原理性的探究。信号反射的产生主要源于传输线阻抗不匹配所引起的边界反射，它会导致信号的部分能量被反射回原始传输线路，形成多路径传播，进而影响接收端的信号质量。

  先来讲讲信号的传输，我们在看信号完整性时，要把它理解为一个动态的过程：信号它是有一定的传输速度的，并且是一段一段往前传输的，就像水波、浪头一样。

  一般来说，信号的传输速度约为6inch/ns，所以当信号加载到传输线上之后，电压（电流）不会同步出现在传输线的所有位置，前面的位置最先发生信号的变化，而后面的位置需要经过一段时间才会有电压（电流）的变化。以下图为例，信号在发出后（源信号是从0到1的变化电平），A点在1ns之后变高、B点是2ns变高、C点则是3ns才变高。

  那什么是返回电流呢？我把它理解为电生磁、磁生电的一个过程，如下图所示：信号在黄色的传输线上传输、下方绿色的参考层也会出现对应的返回电流。返回电流有两个特点：一是和源信号电流同时出现，二是和源信号电流的大小完全相同。

  这里用一个仿真来验证返回电流的特性：设置一个信号激励源，从0V到1V，上升时间为1ns，R1为输出阻抗50Ω，1层和2层是相邻的两层，1层的特性阻抗Z=50Ω，R2是50MΩ的电阻（约等于开路），分别在1层输出端和2层加一个电流表。

  下图蓝色的是1层输出端的源电流、红色的是2层端的返回电流，能够正常的看到两个信息：

  2、返回电流和源端电流的大小相等（但是按照传统电路的计算方式，2层电流不可能有10mA，因为1V/50MΩ=20nA）。

  那10mA是怎么来的呢？此时就要按照前面提到的动态思维来解释了，电压像浪头一样往前进时，它在一开始出发时只感受到了输出阻抗R1=50Ω和1层的特性阻抗Z=50Ω，并未感受到后级的50MΩ电阻，所以1V/(50+50)Ω=10mA。同时下图的红色返回电流也符合上述的两个特点。

  但显然，这个10mA不可能一直持续下去，最后电流一定会稳定在20nA左右。继续把仿真时间拉长，能够正常的看到电流趋近于0（或者说20nA），是因为发生了信号的反射，文章后面会详细解释为何会和原来的抵消。信号传输过去需要1个ns、返回也需要1个ns，所以在2ns的地方开始下降。当源端信号电流几乎为0后，返回电流也就变成了0。

  通过对返回电流的学习，我们大家可以试着理解一下像是485和CAN总线为什么需要用双绞线，主要是为实现两个目的：

  一是减少串扰的问题：通过两根导线之间的相互缠绕，可以轻松又有效地抵消来自周围环境的电磁干扰；从485或者CAN信号来看，让两根线收到相同的干扰，做差分之后，共模干扰被消除。

  二是可以防止信号的波形发生扭曲或畸变：是因为在高频传输时，线路内部会出现“返回电流”；而双绞线的两根线可以近似看做垂直，返回电流没办法形成连续的电流，“切断”这部分的电流干扰后，能更加进一步减少了噪声对数据传输的影响。

  在平时的学习或工作中，常常听到要把天线Ω，那什么是特性阻抗呢？下图是一个理想无损传输线的等效模型：信号路径上有n个等效电感、信号路径+参考路径形成了n个等效电容，特性阻抗Z就是单位长度下的等效电感和电容的关系式：Z=根号下L/C。注：一旦信号稳定（能够理解变成直流信号），虽然还是存在着等效电感和电容，但对该稳定信号不再产生影响。

  参数发生了变化，信号就会发生反射。反射的波形主要有下图所示的几个类型：最上面的是振铃、左下角是边沿不单调（也叫信号回沟）、右下角是边沿台阶。

  那为什么返回电压是0.2V，传输到后面的电压又是1.2V呢？这里就涉及到了反射的两个概念：一是反射系数、二是传输系数。具体公式如下：以Z1=50Ω、Z2=75Ω为例，反射系数=(Z2-Z1)/(Z2+Z1)=0.2、传输系数=2*Z2/(Z2+Z1)=1.2。假设源电压=1V，那么反射电压=0.2V，后级传输电压=1.2V。

  ter的电压信号、右下图是Vend的电压信号。Vin一开始是1V（输出阻抗50Ω和线V传输到Vcenter的位置，此时瞬间发生反射，反射系数0.2，也就是0.2V，所以Vcenter马上变成1.2V。再经过1ns，Vin也因为0.2V的反射电压被抬高至1.2V。Vend因为没有反射（Z2=R2=75Ω），所以2ns后就是Vcenter的电压1.2V。总系统的电压最后稳定在1.2V，1.2V=2/（R1+R2）*R2=2/125*75，也符合传统电路的计算结果。

  先介绍开路的情况，假设源信号是0至1V的理想阶跃信号，它在输出后要先进行分压（红线V是因为信号源+输出阻抗R1是一个整体，信号在开始传输瞬间就遇到了Z=50Ω的阻抗，所以此时要考虑分压），在1个单位时间后蓝线Vend_open变为1V（Vin_open=0.5V+反射0.5V=1V），在2个单位时间后红线Vin_open受到反射信号的叠加，也变为1V。

  还是用仿真的手段来还原整一个完整的过程：假设源电压是0~3.3V理想信号，输出阻抗=10Ω，线Ω，末端开路，即前级反射系数=-2/3，后级反射系数=1。信号在一开始步入传输线V（此时不用考虑反射，原因是输出信号和10欧姆是一个整体，它感受到的第一个阻抗就是50Ω，也就没有所谓的阻抗不连续，）。经过第一次反射，B点电压变为2.75+2.75=5.5V，第二次反射信号的反射电压变为2.75*（-2/3）=-1.83V，经过第三次反射且到达B点，B点电压变为5.5-1.83-1.83=1.84V，以此类推。

  下图红线是理想的阶跃信号，信号1ns后传输到C1的位置，但此瞬间C1可以看做是短路，因此反射系数=-1，2ns后反射信号到达源端，电压被拉至0V。但能够正常的看到2ns后电压又继续抬升，这是因为电容只在一开始的瞬时可以看做短路，后面其等效阻抗不断增大，最后趋近于+∞，反射系数也从-1变为+1，因此最后电压抬升至2V。

  理论上电容越大，回沟越大，如下图C3

  C2

  C1，对应的回沟也会越大。从485或者CAN设备串、并联的角度来看：串联的情况下，阻抗不连续的差值会更小；但并联的情况下，不管是线束的分叉点、还是多个设备同时反射导致的反射信号叠加，并联对于源信号的影响理论上会比串联更大。

  PCB制作阶段，还能够最终靠调整线束本身的特性阻抗来实现阻抗匹配。合理设计PCB的布线结构、选择适当的线宽和间距，以及使用特定的PCB材料，都可以对线束的特性阻抗进行调控。

  电路设计中加入匹配网络或使用阻抗转换器等元件，也是实现阻抗匹配的有效手段。

  仿真分析 /

  的仿真 /

  分析科普 /

  分析是以电磁场理论作为基本理论，所涉及的基本电磁理论基础包括麦克斯韦方程组、传输线理论、匹配理论等。

  1 /

  2 /

  主要介绍几种逻辑电路的高速特性包括 ITL 逻辑电路、 CMOS 逻辑电路、 ECL 逻辑电0路，和 LVDS 器件的基本结构、 工作原理和特点，以及逻辑门电路的使用规则 。

  之高速逻辑电路介绍 /

  ECL 电路（ Emitter Coupled Logic ）是发射极梢合逻辑电路，由于其基本门电路工作在非饱和状态 ， 是一种非饱和型的数字逻辑电路。

  之ECL逻辑电路 /

  CML即Current Mode Logic，也就是电流模式逻辑，CML电路主要靠电流驱动，可以说CML是所有高速数据接口形式中最简单的一种

  之CML /

  每个GPIO内部都有这样的一个电路结构，这个结构在本文下面会具体介绍。

  之GPIO原理 /

  之电感对反射的影响 /

  之常用端接技术 /

  思睿达主推CR5218SF替换XX3669E 5V2A的测试报告#电子元器件 #半导体 #适配器